SK 海力士 12 层 HBM4E 出样：AI 算力背后的存储战争悄然升级

2026-06-18 · 科技资讯

2026年6月18日 | LC智趣厅

排版风格: 数据冲击型

据 IT 之家报道，SK 海力士已向主要客户供应 12 层 HBM4E 样品，标志着下一代高带宽内存正式进入验证阶段。在 AI 训练和推理的军备竞赛中，GPU 抢走了所有聚光灯，但真正的瓶颈正在从「算力」悄然转向「存储带宽」。

> HBM4E vs HBM3E 代际对比

> ┌────────────────────────────────┐

> │ 堆叠层数：8→12 层（+50%） │

> │ 带宽：1.2TB/s → 2.0TB/s │

> │ 单颗容量：24GB → 36GB │

> │ 功耗效率：提升 30% │

> │ 目标客户：NVIDIA Rubin / 自研ASIC │

> └────────────────────────────────┘

### 为什么 HBM 成了 AI 的命门？

现代大模型训练的最大瓶颈不是浮点运算，而是数据搬运。一个 GPT-5 级别的训练任务中，GPU 有 40-60% 的时间在等待数据从内存传输到计算核心——这不是算力不足，是「内存墙」。

HBM（高带宽内存）通过 3D 堆叠和硅中介层技术，将内存带宽提升到传统 DDR5 的 10 倍以上。每一代 HBM 的升级，本质上都是在拆墙。

### 三足鼎立的存储战争

全球 HBM 市场由三家主导：

| 厂商 | 市场份额 | 当前旗舰 | 优势 |

|——|:–:|——|——|

| 三星 | ~35% | HBM4 (8层) | 产能最大，价格竞争力 |

| 美光 | ~12% | HBM3E | 美国本土供应优势 |

SK 海力士凭借对 NVIDIA 的深度绑定和激进的技术路线，在 HBM4E 上再次抢跑。但三星的反击也在路上——其 16 层 HBM4 样品预计 Q3 出样。

### 对 AI 行业的影响

1. NVIDIA Rubin 平台受益最大：HBM4E 的 2TB/s 带宽将让 Rubin 在推理密集场景下显著优于 H100/H200 系列

2. 自研芯片玩家加速：Google TPU、Amazon Trainium 等自研 ASIC 同样依赖 HBM，供应多元化利好整个生态

3. AI 推理成本下降：高带宽 = 更低延迟 = 更好的用户体验 = 更高的商业转化

### 中国的位置

一个绕不开的话题：中国在 HBM 领域处于追赶状态。长江存储、长鑫存储在 NAND 和 DRAM 领域已有突破，但 HBM 的 3D 堆叠和 TSV（硅通孔）技术仍有代差。美国对先进存储芯片的出口管制让这个差距短期内难以缩小。

更微妙的是，中国的 AI 芯片公司（寒武纪、壁仞、摩尔线程）同样需要 HBM。当 NVIDIA 的 H200 被禁止出口后，国产 GPU 替代品如果搭配不上先进 HBM，整个替代逻辑就会断裂。存储已经成为比算力更紧迫的国产替代短板。

### 投资视角：HBM 市场的百亿蛋糕

存储三巨头的 HBM 产能已经在 2025 年全部售罄，2026 年的订单也已锁定。据市场调研机构预测，HBM 市场规模将从 2025 年的 230 亿美元增长到 2028 年的 680 亿美元，年复合增长率超过 40%。这对于三星、SK 海力士和美光来说，是十年一遇的增长机遇——但也意味着任何一家掉队都将面临巨大损失。

### 技术路线图：从 HBM4E 到 HBM5

SK 海力士不仅在 HBM4E 上领先，其 HBM5 路线图也已浮出水面——目标 16 层堆叠、4TB/s 带宽、混合键合（Hybrid Bonding）技术。如果按计划在 2028 年量产，HBM5 将让单颗 GPU 的内存带宽突破 8TB/s，足以支撑十万亿参数级别的模型训练。

但技术挑战同样巨大。16 层堆叠意味着每个 DRAM 核心 die 的厚度必须降到 30μm 以下（人类头发直径的 1/3），这对晶圆减薄和键合精度提出了近乎半导体工艺极限的要求。三星在 12 层以上选择了不同的技术路线（W2W 混合键合），两家的路线之争将在未来两年见分晓。

— END —
LC 智趣厅 · 科技与生活的交点
ihygg.cn